

طرح درس مدارهای منطقی

سال تحصیلی: ۹۷-۱۳۹۶	زمان ارائه درس: نیمسال اول تحصیلی
دانشکده: مهندسی برق و کامپیوتر	رشته/مقطع: کامپیوتر - کارشناسی
نام درس: مدارهای منطقی	نام مدرس: دکتر مجتبی ولی نناج
نوع درس: نظری	تعداد واحد: ۳

منبع اصلی:

"Digital Logic Circuit Analysis and Design", Victor P. Nelson et al., Prentice-Hall Inc.

هدف کلی درس: آشنایی با اصول طراحی مدارها و سیستم‌های دیجیتال و عناصر اصلی سازنده آنها

نحوه ارزش‌یابی:

تکالیف دستی:	۲ نمره
تکالیف کامپیوتری:	۲ نمره
میان‌ترم:	۶ نمره
پایان‌ترم:	۱۱ نمره

مجموع:	۲۱ نمره

عنوان مطالب برای تدریس	شماره هفته
فرمت نمایش کلی اعداد، نمایش اعداد بدون علامت در مبناهای مختلف، محاسبه اعداد در مبناهای مختلف و تبدیل آنها به یکدیگر سیستم‌های نمایش اعداد علامت‌دار: <ul style="list-style-type: none"> • روش علامت-مقدار (Sign&Magnitude)، محدوده نمایش، عملیات جمع و تفریق • روش مکمل ۱ (1's complement)، محدوده نمایش، عملیات جمع و تفریق • روش مکمل ۲ (2's comp.) و فلسفه آن، محدوده نمایش 	۱

۲	<p>سیستم نمایش مکمل ۲: محاسبه مقدار عددی یک عدد منفی در سیستم مکمل ۲، محاسبات جمع و تفریق، رخداد سرریز (overflow) و تشخیص آن بسط علامت در سیستم‌های نمایش مختلف، نمایش عدد صفر معرفی فرمت‌های نمایش BCD، ASCII، Gray code و کاربرد آنها معرفی گیت‌های منطقی، تعیین مدار تشخیص سرریز معرفی ترانزیستورهای CMOS و طراحی گیت‌های منطقی با استفاده از آنها</p>
۳	<p>محاسبه تأخیر و تعداد ترانزیستورها برای یک مدار نمونه (مدار تشخیص سرریز) جبر بول: عملگرها، قواعد جبر بول، قوانین دموورگان، مفهوم دوگانگی تبدیل گیت‌های یک مدار به گیت‌های پایه با استفاده از قواعد جبر بول و دموورگان ساده‌سازی توابع منطقی با استفاده از جبر بول، مقایسه تعداد ترانزیستورهای مصرفی و حداکثر تأخیر مدار قبل و بعد از ساده‌سازی</p>
۴	<p>جدول کارنو (Karnaugh Map): معرفی، نحوه ساده‌سازی توابع منطقی ۲ متغیره و ۳ متغیره نمایش SOP و POS توابع منطقی ساده‌سازی توابع منطقی ۴ متغیره با جدول کارنو: تعریف Implicant، Prime Implicant (PI) و Essential PI (EPI) ساده‌سازی توابع منطقی ۵ متغیره با جدول کارنو</p>
۵	<p>توابع حاوی don't care معرفی مخاطره (Hazard)، رفع 0-Hazard و 1-Hazard معرفی تأخیرهای موجود در زمانبندی (Timing) روش ساده‌سازی Quine Mc Kluskey</p>
۶	<p>طراحی مدارهای ترکیبی: معرفی مؤلفه‌های ترکیبی طراحی دیکدرها، Cascading، کاربرد دیکدرها، معرفی IC ها برای دیکد کردن طراحی مالتی پلکسر (MUX)، معرفی IC های مربوطه بافرهای سه حالته، گذرگاه (Bus)</p>
۷	<p>Cascading مالتی پلکسرها، پیاده‌سازی توابع منطقی با استفاده از MUX، طراحی جمع‌کننده یک بیتی (Half Adder و Full Adder) طراحی Ripple Carry Adder، تفریق‌کننده و جمع‌کننده‌های بزرگتر</p>

طراحی مقایسه کننده، مقایسه کننده Cascadable واحد محاسبه و منطق (ALU)	۸
طراحی اینکدر و Priority Encoder، Cascading، IC مربوطه مدارهای قابل برنامه‌ریزی: PAL، EEPROM، PROM، پیاده‌سازی توابع منطقی	۹
عناصر مدارهای ترتیبی: معرفی مدارهای حافظه‌دار، طراحی SR-Latch معرفی State Diagram، Transition Table و Excitation Table معرفی D-Latch، Master-Slave D Flip-Flop (M/S DFF) M/S SR-FF، بررسی شکل موجهای این عناصر	۱۰
معرفی JK Flip-Flop، جدول‌های مربوطه، Edge-Triggered DFF زمانبندی در Flip-Flop ها: Setup time و Hold time طراحی Toggle Flip-Flop	۱۱
طراحی مدارهای ترتیبی: معرفی مراحل طراحی مثال نمونه: طراحی ردیاب‌های رشته (Sequence Detectors) • طراحی ردیاب رشته از نوع ماشین حالت Moore با استفاده از DFF • طراحی ردیاب رشته از نوع ماشین حالت Moore با استفاده از JK-DFF • طراحی ردیاب رشته از نوع ماشین حالت Mealy با استفاده از DFF	۱۲
مثال طراحی متفاوت: مدار تقسیم کننده رشته متوالی ورودی بر یک عدد پیاده‌سازی ماشین حالت Moore به روش One-hot مؤلفه‌های مدارهای ترتیبی: ثبات (Register)، معرفی IC های مرتبط شمارنده (Counter)، طراحی انواع شمارنده، بسته‌های استاندارد (Package) شمارنده Marching 1، Walking 1	۱۳
ثبات انتقال (Shift Register)، طراحی ثبات انتقال Cascadable، IC مرتبط نحوه طراحی سیستم‌های بزرگ، معرفی مسیر داده (datapath) و کنترلر کمینه کردن حالت‌ها (State Minimization)، استفاده از Implication Table	۱۴
طراحی مدارهای آسنکرون: معرفی مدارهای آسنکرون در Fundamental Mode، معرفی Flow Table نشان دادن مراحل طراحی مدارهای آسنکرون با حل مثال	۱۵